M.E. ein etwas kurz geratener Artikel über Motorolas 88k RISC CPU. Erstaunlich, daß ich als glühender Motorolaner nicht mehr Worte fand… der Schlussatz mit diff auf “/dev/Hirn” bezeugt, daß ich schon vor der “Linux-Welle” mit UNIX zu tun hatte 😉

Hallo Leute!

Nach laengerer Pause und immer noch ohne meinen schoenen alten PC aber doch in alter Frische geht’s jetzt weiter im Prozessoren Brett (hatte ich schon erwaehnt,dass es DAS Brett ist?)! Um irgendwie an alte Mails anzuknuepfen und gleichzeitig meine Triebe zu stillen widme ich mich diesmal der MOTOROLA 88000 Reihe:

Um der Konkurrenz nicht nachzustehen hat sich MOTOROLA ebenso wie INTEL auf unbekanntes RISC Land begeben. Heraus kam der MC88100, die CPU der 88000 Serie. Dem 88k, der im 1,5u HCMOS Verfahren hergestellt wird, wurdem des weiteren noch zwei Cachekontroller namens 88200 zur Seite ge- stellt (Die FPU ist eingebaut). Da ich davon ausgehe, dass ihr die anderen Mails ueber RISC Prozessoren schon gelesen habt, ueberspringe ich das Thema “Architektur” und bemerke nur, dass der 88k den “Geboten” der RISC Technologie voll entspricht. Bei der angewandten, klassischen harvard Architektur springen locker 17MIPS bei 20Mhz Takt raus. Mit seinem 30Bit breiten Adressbus bedient er 4GB Adressraum. Der 88000 enthaelt lediglich 51 Befehle, einschliesslich des vollen Fliesskomma- satzes nach IEEE 754 (!). Alle 51 werden in einem Takt abgehandelt. Im grossen und ganzen gleichen sich RISC Prozessoren immer irgendwie. Doch beim 88000 moechte ich eine besonderheit herausheben:
* Die komplette 88000 Serie ist auf Fehlertoleranz ausgelegt. Zwei Prozessoren sind ueber eine ODER-Verknuepfung miteinander verbunden; einer wird zum Master besimmt, der andere ueber die Aussage des MST-Pins zum Kontrollprozessor (Checker). Alle Ausgaenge des Checkes mit Ausnahme des Fehler-Pins ERR sind dann nicht beschaltet und werden als Eingaenge ueberwacht. Der Checker vergleicht seine internen Ergebnisse mit denen die an seinen Pins anliegen. Stimmt ein Ergebniss nicht ueberein, steuert der Checker seinen ERR-Pin an. Zusaetzlich ueberprueft der Master eben- falls, ob der interne Wert der von ihm gelieferten Signal dem der externen gleicht. Wenn ein Fehler auftritt, etwa ein externer Kurzschluss steuert der Master seinen ERR-Pin an. Die externe Logik kann dann auf dieses Fehlersignal hin in Aktion treten und den Fehler mitteilen oder den Fehlerhaften Prozessorknotenpunkt umgehen.

Wie ihr seht werden die Mails immer kuerzer. Das liegt natuerlich zum einen an meiner Faulheit, zum Anderen aber auch daran, dass nicht immer Supertolle neuigkeiten dazukommen, denn Firmen wie MOTOROLA,INTEL etc. kochen auch nur mit Wasser d.h. man klaut sich hier und da was zusammen, fuegt etwas hinzu und fertig ist das Ding. Wir hier, im Prozessor Brett (sagte ich schon,dass…) sind natuerlich immer voll informiert und brauchen deshalb nur noch die Ergaenzungen (Fuer UNIX Menschen: Ich meine, ich lege nur noch die DIFF’s hier ab und ihr koennt sie dann in /dev/Hirn FIX’en).

mfg AXEL